Cesko.wiki Hradlo OR
Technology
12 hours ago
8
4
2
Author
Albert FloresHradlo OR, zkráceně jen OR, je logický člen, který realizuje operaci logické disjunkce. Z pravdivostní tabulky hradla OR vyplývá, že na výstupu hradla bude logická 1, pokud alespoň na jednom ze vstupů hradla bude signál, který odpovídá logické 1.
| Pravdivostní tabulka | ||
|---|---|---|
| - | Vstupy | Vstupy |
| A | B | A \lor B |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Schematická značka hradla OR dleANSI/MIL +moresvg|náhled|128px|vpravo'>Schematická značka hradla OR dle International Electrotechnical Commission.
Logika hradla
Y = A \lor B
Implementace hradla
| CMOS hradlo OR | +morepng|náhled|200px'>NMOS hradlo OR | PMOS hradlo OR | TTL hradlo OR |
|---|
Important
Náhrada hradla OR
Hradlo OR je možné v zapojení elektronického obvodu nahradit pomocí hradel NOR nebo NAND.
| Hradlo OR | OR pomocí obvodů NAND | OR pomocí obvodů NOR |
|---|---|---|
| +moresvg'>Soubor:OR ANSI Labelled. svg | Soubor:OR from NAND. svg | Soubor:OR from NOR. svg |
Řada 4000
4071: 4× hradlo OR se čtyřmi vstupy * 4072: 2× hradlo OR se čtyřmi vstupy * 4075: 3× hradlo OR se třemi vstupy
Řada 7400
7432: 4× hradlo OR s dvěma vstupy