Array ( [0] => 15621425 [id] => 15621425 [1] => cswiki [site] => cswiki [2] => RISC-V [uri] => RISC-V [3] => Yunsup Lee holding RISC V prototype chip.jpg [img] => Yunsup Lee holding RISC V prototype chip.jpg [4] => [day_avg] => [5] => [day_diff] => [6] => [day_last] => [7] => [day_prev_last] => [8] => [oai] => [9] => [is_good] => [10] => [object_type] => [11] => 1 [has_content] => 1 [12] => [oai_cs_optimisticky] => ) Array ( [0] => [[Soubor:Yunsup Lee holding RISC V prototype chip.jpg|náhled|Prototyp [[Integrovaný obvod|čipu]] s RISC-V v roce 2013]] [1] => '''RISC-V''' ([[Angličtina#V.C3.BDslovnost|výslovnost]] [ˌrisk ˈfaiv]; ''V'' je [[Římské číslice|římská číslice]] [[5 (číslo)|5]]) je [[otevřený standard|otevřená]] [[instrukční sada]] z rodiny [[RISC]]. Je vyvíjena od roku 2010 na [[Kalifornská univerzita v Berkeley|Kalifornské univerzitě v Berkeley]]. Původně šlo o “tříměsíční projekt”, který měl vytvořit novou otevřenou instrukční sadu (architekturu) na základě existujících technologií a překonat tak omezení související s proprietárními architekturami, mezi něž patří: [2] => [3] => * Patentová ochrana – vyšší náklady [4] => [5] => * Provázanost mezi vlastnictvím architektury a návrhem procesorů – nemožnost změny dodavatele [6] => * Složitost mnoha architektur – často zbytečná [7] => * Architektura může zaniknout zároveň se společností, která ji vlastní – riziko v čase [8] => [9] => Na rozdíl od starších projektů majících rovněž za cíl vytvářet [[mikroprocesor|procesory]] jako [[Open-source hardware|otevřený hardware]] (např. [[DLX]] a [[OpenRISC]]) je RISC-V navržen pro široké použití od [[vestavěný systém|vestavěných systémů]] přes [[mobilní telefon]]y až po [[cloud computing|cloudové počítače]], tedy s důrazem na výkon i na spotřebu. [10] => [11] => Instrukční sada RISC-V je od počátku otevřená, nicméně velký komerční zájem vedl v roce 2015 k založení oficiální neziskové organizace RISC-V Foundation, jejímž cílem bylo podpořit počáteční přijetí RISC-V a dále tuto instrukční sadu udržovat a rozvíjet. Původní autoři a vlastníci se vzdali svých práv ve prospěch organizace. RISC-V Foundation měla 36 zakládajících členů a svými členy je nadále řízena. V roce 2020 došlo k transformaci na mezinárodní sdružení RISC-V International, které sídlí ve Švýcarsku a je zodpovědné za další vývoj architektury RISC-V{{Citace elektronické monografie [12] => | titul = RISC-V International [13] => | url = https://riscv.org/about/history/ [14] => | datum přístupu = 2021-06-01 [15] => | jazyk = en-US [16] => }}. [17] => [18] => == Softwarová podpora == [19] => Z operačních systémů ohlásilo podporu jako první [[FreeBSD]]. To podporuje RISC-V od verze 11.0 z října 2016. Začátkem dubna 2018 byl po zhruba roce příprav oficiálně založen port operačního systému-[[Linuxová distribuce|linuxové distribuce]] [[Debian]] na [[64bitový|64bitovou]] variantu RISC-V. Mezi další operační systémy, které podporují RISC-V, patří FreeRTOS{{Citace elektronického periodika [20] => | titul = FreeRTOS for RISC-V RV32 and RV64 [21] => | periodikum = FreeRTOS [22] => | url = https://www.freertos.org/Using-FreeRTOS-on-RISC-V.html [23] => | jazyk = en-US [24] => | datum přístupu = 2021-07-28 [25] => }} a ThreadX. [26] => [27] => == Vlastnosti == [28] => Instrukční sada RISC-V má několik specifik. Předně nestanovuje žádnou konkrétní [[Mikroarchitektura|mikroarchitekturu]] ani licenční model, je vysoce modulární a díky podpoře RISC-V International nezávislá na konkrétním dodavateli. [29] => [30] => Na rozdíl od podobných projektů, které se zaměřují na otevřený hardware, RISC-V stanoví pouze instrukční sadu (ISA); mikroarchitektura záleží na konkrétní implementaci a nemá žádná omezení daná standardem RISC-V. [31] => [32] => Vývojáři procesorových jader založených na RISC-V si navíc mohou zvolit libovolný licenční model. Někteří používají komerční licence, jiní otevřené (viz dále). [33] => [[Soubor:RISC-V open instruction set architecture.svg|žádné|rám|Proprietární a otevřené implementace architektury RISC-V]] [34] => Nejdůležitější vlastností instrukční sady RISC-V je však její univerzálnost. Tvůrci měli na paměti, že různé aplikace vyžadují různou složitost architektury, proto vytvořili vysoce modulární standard: Základní instrukční sada RISC-V je velmi minimalistická (pouze 49 instrukcí pro 32bitový procesor) a nabízí množství volitelných standardních rozšíření. Navíc je k dispozici dobře definovaná možnost vytvořit si vlastní, nestandardní instrukce podle potřeby. [35] => [[Soubor:RISC-V Modular Instruction Set.svg|žádné|rám|Typy RISC-V instrukcí]] [36] => Ukazuje se, že přidání vhodných vlastních instrukcí představuje velmi výhodnou cestu ke zvýšení výkonu procesoru{{Citace elektronického periodika [37] => | titul = Download Codasip Whitepaper on RISC-V Processor Customization [38] => | periodikum = us17.campaign-archive.com [39] => | url = https://us17.campaign-archive.com/domain-proxy?d=news.codasip.com&p=%2Fwhitepaper-dsp-custom-instructions&u=33e7d71fd1aeab1f06b6b3ba9 [40] => | datum přístupu = 2021-07-30 [41] => }}{{Citace periodika [42] => | příjmení = Belhadj Amor [43] => | jméno = Hela [44] => | příjmení2 = Bernier [45] => | jméno2 = Carolynn [46] => | příjmení3 = Prikryl [47] => | jméno3 = Zdenek [48] => | titul = A RISC-V ISA Extension for Ultra-Low Power IoT Wireless Signal Processing [49] => | periodikum = IEEE Transactions on Computers [50] => | datum vydání = 2021 [51] => | strany = 1–1 [52] => | issn = 1557-9956 [53] => | doi = 10.1109/TC.2021.3063027 [54] => | url = https://ieeexplore.ieee.org/document/9366907 [55] => | datum přístupu = 2021-07-30 [56] => }}. [57] => [58] => == Implementace == [59] => [60] => === Komerčně licencovaná jádra RISC-V === [61] => * Andes Technology Corporation nabízí několik různých sérií jader s volitelným rozšířením instrukční sady, včetně možností pro návrh vícejádrových systémů{{Citace elektronického periodika [62] => | příjmení = Corporation [63] => | jméno = Andes Technology [64] => | titul = Andes Announces New RISC-V Processors: Superscalar 45-Series with Multi-core Support and 27-Series with Level-2 Cache Controller [65] => | periodikum = GlobeNewswire News Room [66] => | url = https://www.globenewswire.com/news-release/2020/11/30/2136635/0/en/Andes-Announces-New-RISC-V-Processors-Superscalar-45-Series-with-Multi-core-Support-and-27-Series-with-Level-2-Cache-Controller.html [67] => | datum vydání = 2020-11-30 [68] => | jazyk = en [69] => | datum přístupu = 2021-06-01 [70] => }}: [71] => ** Série N(X) zahrnuje jak 32bitová jádra (N), tak i 64bitová (NX). Délka [[Pipelining|pipeline]] (zřetězené linky) je různá, od dvoustupňové u jádra N22 až po osmistupňovou u N45. Jádro NX27V podporuje vektorové rozšíření RISC-V neboli sadu “V”{{Citace elektronické monografie [72] => | příjmení = Dahad [73] => | jméno = Nitin [74] => | titul = EETimes [75] => | url = https://www.eetimes.com/andes-core-has-risc-v-vector-instruction-extension/ [76] => | datum vydání = 2019-12-10 [77] => | datum přístupu = 2021-06-01 [78] => }}. [79] => ** Série D(X) nabízí jádra s instrukční sadou “P”, která podporuje operace SIMD, a na výběr jsou opět jádra 32bitová (D) i 64bitová (DX). [80] => ** Série A(X) se zaměřuje na aplikační procesorová jádra s podporou Linuxu a délkou pipeline od pěti do osmi stupňů. Dále nabízí podporu operací s plovoucí desetinnou čárkou a jednotku pro správu paměti (MMU). [81] => * Původem česká společnost Codasip s.r.o. (dnes součást skupiny Codasip GmbH) v lednu 2016 uvedla na trh historicky první komerční jádro založené na RISC-V (Codix){{Citace elektronického periodika [82] => | titul = Codasip Joins RISC-V Foundation and Announces Availability of RISC-V Compliant Codix Processor IP [83] => | periodikum = Design And Reuse [84] => | url = https://www.design-reuse.com/news/38964/codasip-risc-v-compliant-codix-processor-ip.html [85] => | jazyk = en [86] => | datum přístupu = 2021-06-01 [87] => }} a dnes má v nabídce několik sérií vestavěných i aplikačních procesorových jader RISC-V. Jádra od Codasipu jsou navržena v proprietárním jazyce CodAL{{Citace elektronického periodika [88] => | titul = What is CodAL? [89] => | periodikum = Codasip [90] => | url = https://codasip.com/2021/02/26/what-is-codal/ [91] => | datum vydání = 2021-02-26 [92] => | jazyk = en-US [93] => | datum přístupu = 2021-06-17 [94] => }} a firma je vyvíjí s pomocí patentované technologie a vlastního návrhového nástroje zvaného Codasip Studio. [95] => ** Série L nabízí minimalistická 32bitová jádra s nízkou spotřebou, pipeline o délce tří nebo pěti stupňů a volitelným rozšířením pro operace s plovoucí desetinnou čárkou. [96] => ** Série H nabízí 64bitová vestavěná jádra s vysokým výkonem. Volitelně je opět k dispozici rozšiřující sada pro operace s desetinnou čárkou. [97] => ** Série A obsahuje 64bitová jádra, která podporují Linux a lze je rozšířit o instrukční sadu “P”. Jádra mají sedmistupňovou pipeline, podporu operací s desetinnou čárkou (FPU) a správu paměti (MMU). Verze jader rodiny A s příponou -MP navíc obsahují cache (vyrovnávací paměti) L1 a L2 a nabízejí podporu pro vícejádrový systém o maximálním počtu čtyř jader{{Citace elektronického periodika [98] => | titul = Codasip announces RISC-V processor cores providing multi-core and SIMD capabilities [99] => | periodikum = www.newelectronics.co.uk [100] => | url = https://www.newelectronics.co.uk/electronics-news/codasip-announces-risc-v-processor-cores-providing-multi-core-and-simd-capabilities/232807/ [101] => | datum přístupu = 2021-06-01 [102] => | url archivu = https://web.archive.org/web/20201223193035/https://www.newelectronics.co.uk/electronics-news/codasip-announces-risc-v-processor-cores-providing-multi-core-and-simd-capabilities/232807/ [103] => | datum archivace = 2020-12-23 [104] => }}. [105] => ** Jádro uRISC-V, které je součástí nástroje Codasip Studio, slouží ke vzdělávacím a výukovým účelům{{Citace elektronického periodika [106] => | titul = Codasip Releases a Major Upgrade of Its Studio Processor Design Toolset with a Tutorial RISC-V core [107] => | periodikum = Design And Reuse [108] => | url = https://www.design-reuse.com/news/49787/codasip-studio-codespace-9-0.html [109] => | jazyk = en [110] => | datum přístupu = 2021-06-01 [111] => }}. [112] => [113] => * Společnost [[SiFive]] začala prodávat v květnu 2017 [[jednodeskový počítač]] kompatibilní s [[Arduino|Arduinem]] a postavený na RISC-V procesoru [[Freedom E310]]. Táž společnost oznámila v říjnu 2017 dokončení návrhu čtyřjádrového 64bitového procesoru [[U54-MC Coreplex]], který je navržen pro taktovací kmitočet 1,5 GHz a na kterém bude možné spustit plnohodnotný desktopový [[operační systém]], například [[Linux (jádro)|Linux]]. V únoru 2018 tato společnost spustila prodej jednodeskového počítače [[HI-Five Unleashed]]. Společnost SiFive momentálně nabízí tři hlavní řady produktů: [114] => ** Série E zahrnuje 32bitová vestavěná jádra s dvou- až osmistupňovou pipeline. Nejpokročilejší z této série je čtyřjádrový procesor E76-MC. [115] => ** Série S zahrnuje 64bitová vestavěná jádra s dvou- až osmistupňovou pipeline. Nejpokročilejší z této série je S76-MC. [116] => ** Série U představuje nabídku 64bitových aplikačních jader o délce pipeline 5–12 stupňů. Varianty U54 a U74 jsou k dispozici ve vícejádrové verzi.  Superskalární jádro U84 nabízí nejvyšší výkon z této série{{Citace elektronického periodika [117] => | titul = SiFive Announces U8-Series 2.6GHz High-Performance Out-of-Order RISC-V Core IP [118] => | periodikum = Hackster.io [119] => | url = https://www.hackster.io/news/sifive-announces-u8-series-2-6ghz-high-performance-out-of-order-risc-v-core-ip-96c6209ed7c4 [120] => | jazyk = en [121] => | datum přístupu = 2021-06-01 [122] => }}. [123] => ** Intelligence X280 je aplikační jádro odvozené ze série U, které navíc podporuje vektorové rozšíření „V“{{Citace elektronického periodika [124] => | příjmení = Schilling [125] => | jméno = Andreas [126] => | titul = Neuer Intelligence X280 von SiFive verbindet RISC-V mit Vektorbeschleunigung [127] => | periodikum = Hardwareluxx [128] => | url = https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/56018-neuer-intelligence-x280-von-sifive-verbindet-risc-v-mit-vektorbeschleunigung.html [129] => | jazyk = de [130] => | datum přístupu = 2021-06-01 [131] => }}. [132] => ** Společnost SiFive oznámila výkonné [[Vícejádrový procesor|jádro]] P870, které je podle společnosti o 50% vyšší výkon jednoho [[Vlákno (informatika)|vlákna]] v SPECint2006. Jádry předchozí generace jsou jádra P650 a P670. Nové jádro umožňuje [[Systém na čipu|SoC]] procesory s maximálně až 32 [[Vícejádrový procesor|CPU jádry]].{{Citace elektronického periodika [133] => | titul = DSL.sk - Predstavené výkonnejšie RISC-V jadro [134] => | periodikum = DSL.sk [135] => | url = http://www.dsl.sk/article.php?article=27705 [136] => | datum přístupu = 2023-10-12 [137] => }} [138] => [139] => === Otevřená jádra RISC-V === [140] => * Kalifornská univerzita v Berkeley vyvinula řadu procesorových jader RISC-V s využitím jazyka Chisel: [141] => ** 64bitové jádro Rocket{{Citace elektronického periodika [142] => | titul = chipsalliance/rocket-chip [143] => | url = https://github.com/chipsalliance/rocket-chip [144] => | datum vydání = 2021-05-31 [145] => | poznámka = original-date: 2014-09-12T07:04:30Z [146] => | datum přístupu = 2021-06-01 [147] => }} vhodné pro kompaktní zařízení s nízkou spotřebou, jako je přenosná osobní elektronika. [148] => ** 64bitové superskalární jádro Berkeley Out of Order Machine (BOOM){{Citace elektronického periodika [149] => | titul = riscv-boom/riscv-boom [150] => | url = https://github.com/riscv-boom/riscv-boom [151] => | datum vydání = 2021-05-29 [152] => | poznámka = original-date: 2014-01-21T17:18:10Z [153] => | datum přístupu = 2021-06-01 [154] => }} s instrukční sadou RV64GC, určené jak pro osobní počítače, tak i pro superpočítače a databázové servery. [155] => ** Pět návrhů 32bitového procesoru Sodor{{Citace elektronického periodika [156] => | titul = ucb-bar/riscv-sodor [157] => | url = https://github.com/ucb-bar/riscv-sodor [158] => | datum vydání = 2021-05-25 [159] => | poznámka = original-date: 2013-07-17T22:10:42Z [160] => | datum přístupu = 2021-06-01 [161] => }}, které slouží primárně pro studentské projekty. [162] => * PULPino (Riscy a Zero-Riscy), projekt Spolkové vysoké technické školy v Curychu / Boloňské univerzity{{Citace elektronického periodika [163] => | titul = PULP platform [164] => | periodikum = www.pulp-platform.org [165] => | url = https://www.pulp-platform.org/ [166] => | datum přístupu = 2021-06-01 [167] => }}. Jádra PULPino implementují jednoduchou instrukční sadu RV32IMC pro mikrokontroléry (Zero-Riscy) nebo výkonnější sadu RV32IMFC s rozšířením pro zpracování digitálního signálu (DSP). [168] => * Společnost Western Digital vyvinula několik vlastních RISC-V jader pod názvem SweRV Cores a poskytla je volně pod otevřenou licencí prostřednictvím CHIPS Alliance. Komerční podporu těchto jader poskytuje ve spolupráci s Codasipem{{Citace elektronického periodika [169] => | titul = Codasip partners with Western Digital on open‑source processors [170] => | periodikum = eeNews Europe [171] => | url = https://www.eenewseurope.com/news/codasip-partners-western-digital-open-source-processors [172] => | datum vydání = 2019-12-10 [173] => | jazyk = en [174] => | datum přístupu = 2021-06-01 [175] => }}. Jádra SweRV cílí na výkonné vestavěné systémy a implementují základní sadu RV32IMC: [176] => ** SweRV Core EH1 je dvouvláknové superskalární jádro s devítistupňovou pipeline. [177] => ** SweRV Core EH2{{Citace elektronického periodika [178] => | příjmení = Shilov [179] => | jméno = Anton [180] => | titul = Western Digital Rolls-Out Two New SweRV RISC-V Cores For Microcontrollers [181] => | periodikum = www.anandtech.com [182] => | url = https://www.anandtech.com/show/15231/western-digital-rollsout-two-new-swerv-riscv-cores [183] => | datum přístupu = 2021-06-01 [184] => }} je superskalární jádro se dvěma hardwarovými vlákny a devítistupňovou pipeline. [185] => ** SweRV Core EL2 je minimalistické jednovláknové jádro se čtyřstupňovou pipeline. [186] => [187] => == Historie == [188] => === Reakce konkurence RISC-V === [189] => [[ARM Holdings|Holding ARM]], významný designér procesorů a software, spustil v červenci 2018 [[Public relations|PR]] kampaň mířící proti [[Architektura procesoru|architektuře]] RISC-V; ta se snaží v pěti bodech potenciálním zákazníkům vysvětlit, jak riskantní volbou je pro ně RISC-V oproti [[ARM]]u. [190] => [191] => === Reakce ze strany RISC-V === [192] => Vícero významných výrobců čipů aktuálně ohlásilo iniciativu, jejímž cílem je podpora prosazení procesorové architektury RISC-V. Za novou iniciativou jsou spoločnosti [[Robert Bosch GmbH|Robert Bosch]], [[Infineon Technologies]], [[Nordic Semiconductor]], [[NXP Semiconductors]] a [[Qualcomm]].{{Citace elektronického periodika [193] => | titul = DSL.sk - Významní výrobcovia čipov začali podporovať RISC-V architektúru [194] => | periodikum = DSL.sk [195] => | url = http://www.dsl.sk/article.php?article=27499 [196] => | datum přístupu = 2023-08-04 [197] => }} [198] => [199] => == Odkazy == [200] => === Reference === [201] => [202] => {{Citace elektronického periodika | příjmení = Fikar | jméno = Jan | titul = Vydáno FreeBSD 11.0 s podporou RISC-V | další = Unixy | periodikum = root.cz | odkaz na periodikum = root.cz | vydavatel = Internet Info, s.r.o. | rok vydání = 2016 | měsíc vydání = říjen | den vydání = 11 | datum přístupu = 2018-07-12 | url = http://www.root.cz/zpravicky/vydano-freebsd-11-0-s-podporou-risc-v | issn = 1212-8309 | jazyk = cs}} [203] => {{Citace elektronického periodika | příjmení = Krčmář | jméno = Petr | titul = Debian přidává podporu pro 64bitovou architekturu RISC-V | další = Linux | periodikum = root.cz | vydavatel = Internet Info, s.r.o. | rok vydání = 2018 | měsíc vydání = duben | den vydání = 5 | datum přístupu = 2018-07-12 | url = http://www.root.cz/clanky/debian-pridava-podporu-pro-64bitovou-architekturu-risc-v | issn = 1212-8309 | jazyk = cs}} [204] => {{Citace elektronického periodika | příjmení = Fikar | jméno = Jan | titul = SiFive začalo licencovat první RISC-V procesor, na kterém poběží Linux | další = Kompilery a procesory | periodikum = root.cz | vydavatel = Internet Info, s.r.o. | rok vydání = 2017 | měsíc vydání = říjen | den vydání = 9 | datum přístupu = 2018-07-12 | url = http://www.root.cz/zpravicky/sifive-zacalo-licencovat-prvni-risc-v-procesor-na-kterem-pobezi-linux | issn = 1212-8309 | jazyk = cs}} [205] => {{Citace elektronického periodika | příjmení = Olšan | jméno = Jan | titul = První plnohodnotný procesor RISC-V podporující Linux je tu, budou i vývojářské desky | další = Hardware | periodikum = cnews.cz | vydavatel = Mladá fronta a. s. | rok vydání = 2017 | měsíc vydání = říjen | den vydání = 14 | datum přístupu = 2018-07-12 | url = http://www.cnews.cz/prvni-plnohodnotny-procesor-risc-v-podporujici-linux-je-tu-budou-vyvojarske-desky | jazyk = cs}} [206] => {{Citace elektronického periodika | příjmení = Krčmář | jméno = Petr | titul = Hi-Five Unleashed: první linuxový počítač s procesorem RISC-V | další = PC a notebooky | periodikum = root.cz | vydavatel = Internet Info, s.r.o. | rok vydání = 2018 | měsíc vydání = únor | den vydání = 9 | url = http://www.root.cz/clanky/hi-five-unleashed-prvni-linuxovy-pocitac-s-procesorem-risc-v | issn = 1212-8309 | jazyk = cs}} [207] => {{Citace elektronického periodika | titul = ARM v kampani útočí na RISC-V | další = Periferie | periodikum = root.cz | vydavatel = Internet Info, s.r.o. | rok vydání = 2018 | měsíc vydání = červenec | den vydání = 10 | datum přístupu = 2018-07-12 | url = http://www.root.cz/zpravicky/arm-v-kampani-utoci-na-risc-v | issn = 1212-8309 | jazyk = cs}} [208] => [209] => [210] => === Externí odkazy === [211] => * {{Commonscat}} [212] => * {{en}} [http://riscv.org Oficiální stránka projektu] [213] => * {{sk}} {{Citace elektronického periodika [214] => | titul = DSL.sk - RISC-V má rýchlo rásť, má byť v miliardách procesorov [215] => | periodikum = DSL.sk [216] => | url = http://www.dsl.sk/article.php?article=27786 [217] => | datum přístupu = 2023-11-08 [218] => }} [219] => * {{sk}} {{Citace elektronického periodika [220] => | titul = DSL.sk - Ďalší Debian bude aj pre RISC-V, stala sa oficiálnou architektúrou [221] => | periodikum = DSL.sk [222] => | url = http://www.dsl.sk/article.php?article=27458 [223] => | datum přístupu = 2023-07-24 [224] => }} [225] => * {{cs}} {{Citace elektronického periodika [226] => | příjmení = Ježek [227] => | jméno = David [228] => | titul = Fwupd 1.9.6 umí aktulizace Radeonů, KDE předělává systémová nastavení [229] => | periodikum = Root.cz [230] => | url = https://www.root.cz/clanky/fwupd-1-9-6-umi-aktulizace-radeonu-kde-predelava-systemova-nastaveni/ [231] => | jazyk = cs [232] => | datum přístupu = 2023-10-08 [233] => }} - Patche pro 64core RISC-V mATX desku Milk-V [234] => * {{cs}} {{Citace elektronického periodika | příjmení = Tišnovský | jméno = Pavel | titul = Instrukční sada procesorových jader s otevřenou architekturou RISC-V | periodikum = root.cz | vydavatel = Internet Info, s.r.o. | rok vydání = 2015 | měsíc vydání = listopad | den vydání = 5 | datum přístupu = 2018-07-12 | url = http://www.root.cz/clanky/instrukcni-sada-procesorovych-jader-s-otevrenou-architekturou-risc-v | issn = 1212-8309}} [235] => * {{cs}} {{Citace elektronického periodika | příjmení = Tišnovský | jméno = Pavel | titul = Otevřené RISCové architektury OpenRISC a RISC-V | periodikum = root.cz | vydavatel = Internet Info, s.r.o. | rok vydání = 2015 | měsíc vydání = říjen | den vydání = 29 | datum přístupu = 2018-07-12 | url = http://www.root.cz/clanky/otevrene-riscove-architektury-openrisc-a-risc-v | issn = 1212-8309}} [236] => {{Autoritní data}} [237] => [238] => [[Kategorie:Instrukční sady]] [239] => [[Kategorie:Open-source hardware]] [] => )
good wiki

RISC-V

čipu s RISC-V v roce 2013 RISC-V (výslovnost [ˌrisk ˈfaiv]; V je římská číslice 5) je otevřená instrukční sada z rodiny RISC. Je vyvíjena od roku 2010 na Kalifornské univerzitě v Berkeley.

More about us

About

Expert Team

Vivamus eget neque lacus. Pellentesque egauris ex.

Award winning agency

Lorem ipsum, dolor sit amet consectetur elitorceat .

10 Year Exp.

Pellen tesque eget, mauris lorem iupsum neque lacus.

You might be interested in

,'Vícejádrový procesor','Kalifornská univerzita v Berkeley','64bitový','Soubor:RISC-V open instruction set architecture.svg','Římské číslice','5 (číslo)','Linuxová distribuce','instrukční sada','RISC','otevřený standard','Vlákno (informatika)','Systém na čipu'

64bitový

RISC