Array ( [0] => 15504254 [id] => 15504254 [1] => cswiki [site] => cswiki [2] => SPARC [uri] => SPARC [3] => Sun UltraSPARCII.jpg [img] => Sun UltraSPARCII.jpg [4] => [day_avg] => [5] => [day_diff] => [6] => [day_last] => [7] => [day_prev_last] => [8] => [oai] => [9] => [is_good] => [10] => [object_type] => [11] => 1 [has_content] => 1 [12] => **SPARC** SPARC (Scalable Processor Architecture) je architektura procesorů, která byla vyvinuta firmou Sun Microsystems. Tato architektura se zaměřuje na vysokou škálovatelnost a efektivitu, což umožňuje jejím uživatelům vytvářet výkonné a flexibilní systémy vhodné pro různé aplikace, od serverových řešení po vědecké výpočty. Architektura SPARC byla poprvé představena v 80. letech 20. století a od té doby se stala základem pro řadu úspěšných produktů. Jedním z jejích hlavních přínosů je schopnost zpracování velkého množství dat současně, což je zvlášť cenné v dnešním světě, kde máme stále rostoucí objemy informací. V průběhu let se SPARC vyvinul a přizpůsobil se novým technologickým trendům. Podpora RISC (Reduced Instruction Set Computing) umožňuje efektivní provádění instrukcí a přispívá k celkové vyšší výkonosti. To znamená, že systémy založené na architektuře SPARC jsou schopny poskytovat rychlé a spolehlivé výkony, čímž pomáhají organizacím zlepšovat produktivitu a dosahovat jejich cílů. Dalším pozitivním aspektem SPARC je jeho otevřená architektura, která podporuje inovace a spolupráci mezi různými vývojáři. Tato přístupnost umožňuje neustálý vývoj nových aplikací a optimalizací, což přináší další přínosy pro uživatele a zajišťuje, že architektura zůstává relevantní i v dynamicky se měnícím technologickém prostředí. SPARC je tedy příkladem úspěšné technologie, která i přes svou dlouhou historii nadále nachází uplatnění v moderním světě, a to díky svému zaměření na výkon, efektivitu a otevřenost. [oai_cs_optimisticky] => **SPARC** SPARC (Scalable Processor Architecture) je architektura procesorů, která byla vyvinuta firmou Sun Microsystems. Tato architektura se zaměřuje na vysokou škálovatelnost a efektivitu, což umožňuje jejím uživatelům vytvářet výkonné a flexibilní systémy vhodné pro různé aplikace, od serverových řešení po vědecké výpočty. Architektura SPARC byla poprvé představena v 80. letech 20. století a od té doby se stala základem pro řadu úspěšných produktů. Jedním z jejích hlavních přínosů je schopnost zpracování velkého množství dat současně, což je zvlášť cenné v dnešním světě, kde máme stále rostoucí objemy informací. V průběhu let se SPARC vyvinul a přizpůsobil se novým technologickým trendům. Podpora RISC (Reduced Instruction Set Computing) umožňuje efektivní provádění instrukcí a přispívá k celkové vyšší výkonosti. To znamená, že systémy založené na architektuře SPARC jsou schopny poskytovat rychlé a spolehlivé výkony, čímž pomáhají organizacím zlepšovat produktivitu a dosahovat jejich cílů. Dalším pozitivním aspektem SPARC je jeho otevřená architektura, která podporuje inovace a spolupráci mezi různými vývojáři. Tato přístupnost umožňuje neustálý vývoj nových aplikací a optimalizací, což přináší další přínosy pro uživatele a zajišťuje, že architektura zůstává relevantní i v dynamicky se měnícím technologickém prostředí. SPARC je tedy příkladem úspěšné technologie, která i přes svou dlouhou historii nadále nachází uplatnění v moderním světě, a to díky svému zaměření na výkon, efektivitu a otevřenost. ) Array ( [0] => [[Soubor:Sun UltraSPARCII.jpg|náhled|Sun UltraSPARC II (1997)]] [1] => '''SPARC''' ('''S'''calable '''P'''rocessor '''ARC'''hitecture, {{Vjazyce2|cs|''architektura procesoru s měnitelným měřítkem''}}{{Citace monografie [2] => | příjmení = Hlavička [3] => | jméno = Jan [4] => | titul = Architektura počítačů [5] => | vydání = 2 [6] => | typ vydání = [7] => | vydavatel = vydavatelství ČVUT [8] => | místo = Praha [9] => | rok = 1998 [10] => | měsíc = září [11] => | rok copyrightu = 1994 [12] => | počet stran = 234 [13] => | kapitola = 6. Počítače s redukovaným souborem instrukcí [14] => | strany = 113 [15] => | isbn = 80-01-01847-4 [16] => }}) je architektura [[mikroprocesor]]ů typu [[RISC]] původně navržená firmou [[Sun Microsystems]] roku [[1985]]. SPARC je registrovanou [[obchodní značka|obchodní značkou]] organizace '''SPARC International, Inc.''', která vznikla roku [[1989]] za účelem otevřít tuto architekturu ostatním výrobcům. Mezi licencované výrobce dnes patří například [[Texas Instruments]], [[Cypress Semiconductor]] a [[Fujitsu]]. Architektura je tedy otevřená a neproprietární. [17] => [18] => Ve skutečnosti existují dvě [[Otevřený software|open source]] [[implementace]] této architektury. Zdrojový kód (napsaný v jazyce [[VHDL]]) implementace [[32bitový|32bitového]] SPARC Version 8 zvaná [[LEON]] je k dispozici pod licencí [[GNU Lesser General Public License|LGPL]]. [[64bitový|64bitová]], 32vláknová implementace, která splňuje ''UltraSPARC Architecture 2005'' a ''SPARC Version 9'' zvaná '''[[OpenSPARC]] T1''' je též k dispozici pod open source licencí. Implementace OpenSPARC T1 je napsaná v jazyku [[Verilog]]. [19] => [20] => Implementace SPARC architektury byly původně navrženy pro pracovní stanice a až poté pro větší víceprocesorové servery vyrobené firmami Sun Microsystems a [[Fujitsu]]. Stroje SPARC obvykle běží na [[operační systém|operačním systému]] [[Solaris (operační systém)|Solaris]] (který byl přímo navržen pro SPARC), ale lze použít také systémy jako [[NeXTSTEP]], [[RTEMS]], [[FreeBSD]], [[OpenBSD]], [[NetBSD]] a [[Linux]]. [21] => [22] => Postupem času vzniklo několik revizí architektury. SPARC Version 8 (V8), která je považovaná za standardní definici 32bitového SPARCu, byla zveřejněna přibližně roku 1989. 64bitová architektura SPARC Version 9 byla zveřejněna organizací SPARC International roku [[1994]]. Na začátku roku [[2006]] uvolnil Sun rozšířenou specifikaci architektury – '''UltraSPARC Architecture 2005'''. [23] => [24] => 32bitová SPARC V8 architektura je čistě [[Endianita|big-endian]]. Architektura SPARC V9 používá big-endian instrukce, ale umí přistupovat k datům jak ve formátu big-endian, tak i v [[Endianita|little-endian]]. [25] => [26] => == Procesor UltraSparc == [27] => '''UltraSparc''' je vysoce výkonný, vysoce integrovaný [[Mikroprocesor|procesor]] implementující 64bitovou SPARC V9 [[RISC]] architekturu. Je schopen udržet a realizovat až 4 [[Strojová instrukce|strojové instrukce]] za jeden [[takt procesoru]], souměrně podle požadavků a podmínek rozvětvení a možností [[cache]] paměti. Z asynchronního hlediska se jedná o hlavní způsob práce jednotky přivádějící instrukce a data do konce spojení (fronty). Instrukce určené k provedení jsou ukládány (v programovém pořadí) v násobné funkční jednotce, realizované paralelně a pro přidaný [[paralelismus]], které může dokončit mimo pořadí. [28] => [29] => UltraSparc podporuje 44bitovou virtuální adresaci a 41bitovou fyzickou adresaci prostoru. Jádro instrukční sady bylo rozšířeno o grafické instrukce, které přináší většinou běžné operace spojené s [[2D|dvou dimenzionálním]] obrazovým zpracováním, 2D a 3dimenzionální grafiku a obrazové kompresní [[Algoritmus|algoritmy]] a paralelní operace na [[pixel]], data s 8- a 16bitovými komponentami. [30] => [31] => Doba provedení aplikace je závislá na třech faktorech: [32] => * počet instrukcí generovaný [[Překladač|kompilátorem]] [33] => * průměrný počet taktů procesoru potřebný na instrukci [34] => * doba jednoho taktu procesoru [35] => Průměrný počet cyklů na instrukci záleží na architektuře procesoru a na schopnosti [[Překladač|kompilátoru]] zvýhodnit hlavní HW nabídky. [36] => [37] => Redukování instrukcí záleží na přetížení. UltraSparc mají krátké [[latence|latentní]] doby operací a zajišťují vnější řízení mezi jednotkami nebo mezi jednou jednotkou. Prázdná cache je obvykle zapříčiněna pomalými (dlouhými) spolu-procesy v CPI, je redukována symboly při použití propojených jednotek (prefetch unit, vstupní [[buffer]] a uchovávací buffer), které pracují asynchronně se zbytkem spojení. [38] => [39] => {| class="wikitable" align=right style="margin-left: 1em;" [40] => |+ Dokončení instrukcí [41] => ! [42] => ! UltraSparc I [43] => ! UltraSparc II [44] => |- [45] => | Technologie [46] => | 0,5 µm CMOS [47] => | 0,35 µm CMOS [48] => |- [49] => | Časový cyklus [50] => | 7 ns a rychlejší [51] => | 4 ns a rychlejší [52] => |} [53] => Symetrická architektura musí být schopná poskytnout pomalý [[CPI]] bez porušení časového taktu. Některými z rysů architektury UltraSparc je spojování agresivní implementací a špičkovou technologii. To umožňuje dokončit instrukce v krátkém cyklu (resp. [[Takt procesoru|taktu procesoru]], viz tabulka) spojení je organizováno tak, že větší část, krátký [[latence|latentní]] čas a násobné vnější okruhy, nenaruší hodnotově časový takt. [54] => [55] => === Instrukční cache (I-cache) === [56] => Instrukční cache je 16[[Binární předpona|K]][[Bajt|B]] dvoucestná skupina asociovaných [[cache]] s 32bajtovými bloky. Cache je fyzicky indexována a obsahuje fyzické tagy (značky). Skupina je předpovězena jako část z následující položky 13 bity, které se rovnají minimální velikosti stránky. I-cache vrací až 4 instrukce z 8 instrukcí široké cachovací řádky. [57] => [58] => === Celočíselná odbavovací jednotka IEU === [59] => Jednotka IEU obsahuje tyto komponenty: [60] => * Dvě aritmetickologické jednotky [[Aritmeticko-logická jednotka|ALU]] [61] => * Multicyklickou celočíselnou násobičku [62] => * Multicyklickou celočíselnou děličku [63] => * 8 [[registr]]ů oken [64] => * 4 skupiny globálních registrů (normal, alternate, MMU, globální přerušení) [65] => * zachytávací registr [66] => [67] => === Jednotka pro čísla s desetinnou čárkou FPU === [68] => Jednotka [[Matematický koprocesor|FPU]] je rozdělena do samostatných realizačních jednotek, které procesoru UltraSparc dovolují zpracování a zakončení dvou float instrukcí za takt procesoru. Vstupní a výstupní data jsou uchovávána v 32bitovém vstupním registru archívů ([[pořadač]]), kde každý vstup může obsahovat 32bitovou hodnotu. Většina instrukcí je plně propojena (s předáváním za jeden takt procesoru), má [[latence|latentní]] dobu tři a neovlivňuje přesnost [[operand]]ů. Precizní model výjimek je udržován [[synchronizace|synchronizací]] floatové fronty s frontou integrovanou a s předpovídáním nedostatku pro dlouho čekající operace. [69] => [70] => === Grafická jednotka GRU === [71] => UltraSparc zavádí základní sadu grafických instrukcí, které poskytují rychlou HW podporu pro [[2D|dvoudimenzionální]] a [[3D|třídimenzionální]] obrázky a video procesy, obrazovou [[komprese|kompresi]], zpracování zvuku… Předpokladem jsou 16bitové a 32bitové částečné sčítání a násobení, [[boolean|booleovské]] operace a porovnání. [72] => [73] => === Datová cache (D-cache) === [74] => Zapisuje průchodně, tedy bez [[alokace|alokací]] – 16 KB přímé mapování cache s dvěma 16bitovými podbloky na řádek. D-cache je virtuálně indexována a fyzicky označena. Značkou je pole s dvěma úrovněmi, tedy [[aktualizace]] způsobená naplněním řádku není v rozporu s čtením značky pro přicházející nahrávání. [75] => [76] => {| class="wikitable" align=right style="margin-left: 1em;" [77] => |+ Velikost ECU [78] => ! E-cache velikost [79] => ! UltraSparc I [80] => ! UltraSparc II [81] => |- [82] => | 512 Ki[[Bit|b]] [83] => | Ano [84] => | Ano [85] => |- [86] => | 1 Mib [87] => | Ano [88] => | Ano [89] => |- [90] => | 2 Mib [91] => | Ano [92] => | Ano [93] => |- [94] => | 4 Mib [95] => | Ano [96] => | Ano [97] => |- [98] => | 8 Mib [99] => | – [100] => | Ano [101] => |- [102] => | 16 Mib [103] => | – [104] => | Ano [105] => |} [106] => [107] => === Externí cache ECU === [108] => Hlavní rolí ECU je dosáhnout vhodné minimalizace nedostatků I-cache a D-cache. Přístupy do E-cache jsou propojeny efektivně – E-cache je částí instrukčního spojení. Následující tabulka ukazuje na velikost E-cache, kterou každý model UltraSparc podporuje. Velikost řádku E-cache je vždy 64 bytů. UltraSparc používá protokol MOESI (modify, own, exclusive, shared, invalid) udržující spojitost systému. [109] => [110] => ECU zajišťuje přesahy procesů během nahrávacích a uchovávacích nedostatků. Může zpracovávat čtení a zápis tak, že je nerozlišuje, bez nákladného vracení (2 cykly). Konečně ECU provádí blokové hledání, nahrávání a uchovávání, které nahrává/ukládá 64bitový řádek dat z paměti do float [[registr]]u souborů.{{clear}} [111] => [112] => == UltraSparc™ II == [113] => 64bitový [[mikroprocesor]] druhé generace architektury SPARC v9. Tento procesor dokáže dokončit až 4 instrukce za 1 hodinový takt procesoru. UltraSparc II jsou procesory druhé generace UltraSparců, které používají novou technologii řízení procesů, vyšší hodinové kmitočty, několik režimů [[SRAM]] a také několik možných volitelných poměrů frekvencí mezi systémem a procesorem, což jistě nejvíce ocení hlavně vývojáři systémů na bázi tohoto procesoru. Avšak při tom všem tyto procesory stále zůstávají [[kompatibilita|kompatibilní]] se staršími systémy na bázi procesorů UltraSparc I. [114] => [115] => === Vlastnosti procesoru UltraSparc II === [116] => * Vyhovuje architektuře SPARC V9 [117] => * Binárně kompatibilní se všemi SPARCovskými aplikacemi [118] => * Podporuje multimédia pomocí instrukcí VIS [119] => * Podporuje multiprocesing [120] => ** propojení 4 procesorů [121] => ** podpora adresářově orientovaného protokolu [122] => * 4cestný superskalární design s 9 prováděcími jednotkami [123] => ** 4 celočíselné jednotky [124] => ** 3 jednotky plovoucí čárky [125] => ** 2 jednotky pro grafiku [126] => * Volitelný formát bajtů Little- nebo Big Endian [127] => * 64bitové ukazatele [128] => * 16 KB nebloková datová cache [129] => * 16 kB instrukční cache [130] => ** Jednocyklové sledování větvení [131] => ** 2bitová predikace větvení uvnitř cache [132] => * Integrovaný řadič cache druhé úrovně [133] => * Podporuje cache od 512 KB do 16 MB [134] => * Blokové instrukce Load/Store [135] => * Vysokorychlostní propojení procesoru s pamětí přenosové rychlosti [136] => ** 1,3 GiB/s Procesor–Paměť [137] => ** 600 MiB/s Pomocný procesor–Paměť [138] => * Technologie/Pouzdro [139] => ** 0,35µm 5vrstvá Metal CMOS technologie [140] => ** Napájení 3,3 V a 2,6 V [141] => ** 787pinové keramické pouzdro typu LGA (Land Grid Array) [142] => * Power Management [143] => * Možnost volby taktu procesoru – režimy kompatibilní s ultraSparc I [144] => [145] => === Technické parametry procesoru === [146] => V procesoru UltraSparc II jsou na jednom čipu integrovány následující komponenty: [147] => * Prefetch, branch prediction and dispatch unit (PDU) [148] => * 16 kB instrukční cache (I-cache) [149] => * Memory management unit (MMU) obsahující 2 buffery o 64 položkách [150] => ** instruction translation lookaside buffer (iTLB) [151] => ** data translation lookaside buffer (dTLB) [152] => * Integer execution unit (IEU) se dvěma aritmeticko-logickými jednotkami [153] => * Load buffer a Store buffer střídající data z pipeline [154] => * 16 KB datová cache (D-cache) [155] => * Grafická jednotka (GRU) sestavená ze dvou nezávislých spouštěcích pipeline [156] => * Řadič externí cache (E-cache) [157] => [158] => === Instrukční cache (I-cache) === [159] => Instrukční cache je 16 KB pseudo-dvoucestná [[asociace|asociativní]] cache s 32bajtovými bloky. Je fyzicky indexována a obsahuje fyzické značky. Nastavení je predikováno jako součást tzv. následující položky, takže k adresování [[cache]] jsou potřebné jen indexové bity adresy. [160] => [161] => === Data cache (D-cache) === [162] => Datová cache je typu [[write-through]], nealokující, 16 KB, přímo mapovaná cache se dvěma 16bajtovými subbloky v každém řádku. Je virtuálně indexována a fyzicky značena. Pole značek je dvouportové, takže update značek nekoliduje se čtením těchto značek. [163] => [164] => === External cache unit (ECU) === [165] => Hlavní role ECU spočívá v tom, že účinně zachycuje nedostatky I-cache a D-cache. ECU může zpracovat jeden přístup do externí cache za takt procesoru. Podporuje také práci s externí cache v režimech 1–1–1 a 2–2 [166] => V režimu 1–1–1 je [[SRAM]] taktována na frekvenci procesoru. [167] => V režimu 2–2 je SRAM taktována na polovinu [[frekvence]] procesoru. [168] => Velikost externí cache může být 512 KB, 1 MiB, 2 MiB, 4 MiB, 8 MiB a 16 MiB, přičemž velikost řádku je vždy 64 bajtů. K udržení spojitosti systému se používá protokol MOESI. Externí cache je fyzicky indexována a fyzicky značena. [169] => [170] => == Procesor UltraSparc III == [171] => Třetí generace rodiny mikroprocesorů UltraSparc. Tento procesor je projektován pro práci na 600 MHz. Pro splnění velkých požadavků na vzrůstající výkon internetových [[server]]ů bude UltraSparc III nabízet vysoce škálovatelné a robustní řešení systémů, které umožňuje [[multiprocesor]]ovým systémům pracovat až s 1 000 procesory. [172] => [173] => Tento [[mikroprocesor]] reprezentuje krok vpřed ve výkonu procesorů Sparc a oslovuje rapidně se měnící požadavky v síťových prostředích. Škálovatelnost procesoru dovoluje jednoduše podporovat rychle se rozvíjející infrastruktury při zachování 100% [[binární]] kompatibility pro [[Solaris (operační systém)|OS Solaris]]. [174] => [175] => Použitím výkonné ''Sun''ovské VIS instrukční sady pro [[Počítačová síť|sítě]], média, [[vizualizace|vizualizaci]] a Javu dostaneme 2 až 3násobný výkon oproti UltraSparc II. [176] => [177] => Tento procesor najde nejčastěji použití v aplikacích, jako je [[CAD]], finanční analýza a datové sklady. [178] => [179] => == Architektury procesorů SPARC == [180] => * UltraSparc [181] => * UltraSparc™ II [182] => * UltraSparc™ IIi [183] => * SuperSparc™ II [184] => * UltraSparc III [185] => * MicroSPARC™ IIep [186] => [187] => == Reference == [188] => [189] => [190] => == Literatura == [191] => * {{Citace monografie [192] => | příjmení = Ličev [193] => | jméno = Lačezar [194] => | příjmení2 = Morkes [195] => | jméno2 = David [196] => | titul = Procesory – architektura, funkce, použití [197] => | vydavatel = Computer Press [198] => | vydání = 1 [199] => | místo = Brno [200] => | rok = 1999 [201] => | edice = Hardware [202] => | isbn = 80-7226-172-X [203] => | počet stran = 260 [204] => }} [205] => [206] => == Externí odkazy == [207] => * {{Commonscat}} [208] => [209] => * http://www.lupa.cz/tiskove-zpravy/sun-a-fujitsu-uvadeji-novou-generaci-serveru-sparc [210] => {{Autoritní data}} [211] => [212] => [[Kategorie:Architektura procesoru]] [213] => [[Kategorie:Open-source hardware]] [] => )
good wiki

SPARC

Sun UltraSPARC II (1997) SPARC (Scalable Processor ARChitecture) je architektura mikroprocesorů typu RISC původně navržená firmou Sun Microsystems roku 1985. SPARC je registrovanou obchodní značkou organizace SPARC International, Inc.

More about us

About

Tato architektura se zaměřuje na vysokou škálovatelnost a efektivitu, což umožňuje jejím uživatelům vytvářet výkonné a flexibilní systémy vhodné pro různé aplikace, od serverových řešení po vědecké výpočty. Architektura SPARC byla poprvé představena v 80. letech 20. století a od té doby se stala základem pro řadu úspěšných produktů. Jedním z jejích hlavních přínosů je schopnost zpracování velkého množství dat současně, což je zvlášť cenné v dnešním světě, kde máme stále rostoucí objemy informací. V průběhu let se SPARC vyvinul a přizpůsobil se novým technologickým trendům. Podpora RISC (Reduced Instruction Set Computing) umožňuje efektivní provádění instrukcí a přispívá k celkové vyšší výkonosti. To znamená, že systémy založené na architektuře SPARC jsou schopny poskytovat rychlé a spolehlivé výkony, čímž pomáhají organizacím zlepšovat produktivitu a dosahovat jejich cílů. Dalším pozitivním aspektem SPARC je jeho otevřená architektura, která podporuje inovace a spolupráci mezi různými vývojáři. Tato přístupnost umožňuje neustálý vývoj nových aplikací a optimalizací, což přináší další přínosy pro uživatele a zajišťuje, že architektura zůstává relevantní i v dynamicky se měnícím technologickém prostředí. SPARC je tedy příkladem úspěšné technologie, která i přes svou dlouhou historii nadále nachází uplatnění v moderním světě, a to díky svému zaměření na výkon, efektivitu a otevřenost. .

Expert Team

Vivamus eget neque lacus. Pellentesque egauris ex.

Award winning agency

Lorem ipsum, dolor sit amet consectetur elitorceat .

10 Year Exp.

Pellen tesque eget, mauris lorem iupsum neque lacus.

You might be interested in

,'latence','mikroprocesor','cache','Překladač','Fujitsu','SRAM','registr','Endianita','2D','RISC','Solaris (operační systém)','NeXTSTEP'

2D

Cache

Endianita

Fujitsu

Latence

Mikroprocesor

Mikroprocesor je integrovaný obvod, který slouží k provádění výpočtů a řízení elektronických zařízení.

NeXTSTEP

Překladač

Překladač je zařízení nebo software, který slouží k překladu textů z jednoho jazyka do druhého.

Registr

RISC

SRAM