Array ( [0] => 15595625 [id] => 15595625 [1] => cswiki [site] => cswiki [2] => VLIW [uri] => VLIW [3] => [img] => [4] => [day_avg] => [5] => [day_diff] => [6] => [day_last] => [7] => [day_prev_last] => [8] => [oai] => [9] => [is_good] => [10] => [object_type] => [11] => 0 [has_content] => 0 [12] => [oai_cs_optimisticky] => ) Array ( [0] => '''VLIW''' ({{Vjazyce2|en|''very long instruction word''}}) je procesorová architektura, která umožňuje instrukční paralelismus (vykonávání několik nezávislých instrukcí souběžně) aniž by [[Centrální procesorová jednotka|CPU]] musela vyhodnocovat časovou návaznost jednotlivých operací a možné kolize. Paralelismu je dosaženo sloučením vzájemně nezávislých operací v jeden celek (instrukční paket). Mezi zástupce této architektury patří například procesory řady TMS320C6, SHARC, Elbrus, [[Itanium]] a některé [[GPU|grafické procesory]] (GPU). [1] => [2] => == Typické rysy architektury VLIW == [3] => * Jednotlivé operace (instrukce) jsou seskupeny do instrukčního paketu o stejné délce (až stovky bitů). [4] => * Jednotlivé operace v paketu se vykonávají souběžně a jsou vzájemně nezávislé. [5] => * [[Mikroprocesor|Procesor]] nevyhodnocuje vzájemnou závislost operací v instrukčním paketu. [6] => * Seskupování operací určuje [[překladač]]. [7] => * Není zaručena zpětná kompatibilita. [8] => * Větší množství [[Registr procesoru|registrů]]. [9] => * Větší množství [[Pipelining|pipeline]]. [10] => * [[Architektura load/store]]. [11] => [12] => == Architektury a instrukční paralelismus == [13] => Snaha o zvýšení výpočetního výkonu procesorů postupně vedla k paralelnímu zpracování instrukcí, tedy k [[Superskalární architektura|superskalárním mikroprocesorům]] i architektuře VLIW. Na rozdíl od procesorů architektury VLIW mají procesory s architekturou [[CISC]] instrukce s různou délkou instrukčního slova (různý počet bitů). To při paralelním zpracování instrukcí klade velké nároky na dekódování instrukčního toku. Mnohem jednodušší je dekódování instrukcí s pevnou délkou instrukčního slova. Tuto vlastnost mají například procesory s architekturou [[RISC]]. Ovšem samotná fixní délka instrukcí ještě neřeší rozdělování instrukcí do výpočetních jednotek a vzájemnou návaznost instrukcí, kdy libovolná instrukce potřebuje pro své řádné vykonání výsledek jiné paralelně zpracovávané instrukce. V takovém případě musí procesor vykonávání dané instrukce pozdržet až do doby, kdy jsou pro ni připravená data. Moderní procesory architektury [[CISC]] a [[RISC]] mohou toto řešit pomocí provádění instrukcí mimo pořadí (out of order) a pomocí přejmenovávání registrů (register renaming). To ovšem vyžaduje speciální a často i složité obvody v procesoru, což má vliv i na spotřebu energie. Vhodné uspořádání instrukcí může ovlivnit už [[překladač]], ale i tak musí tyto procesory hlídat vzájemnou návaznost instrukcí. [14] => [15] => Problém párování instrukcí při paralelním zpracování řeší procesory architektury VLIW. Každá paralelně vykonávaná operace má přidělené své bitové pole v instrukčním paketu, který má stejnou délku. Struktura instrukčního paketu zároveň přiřazuje k dané operaci konkrétní výpočetní jednotku. Celý paket tak může sdružovat zároveň operace pro [[Aritmeticko-logická jednotka|aritmeticko-logickou jednotku]] (ALU), operace pro [[matematický koprocesor]] (FPU), operace s pamětí a operaci skoku. Tato vlastnost umožňuje zjednodušit instrukční dekodér a tedy uspořit místo na čipu i snížit energetické nároky. [16] => [17] => Některé procesory mohou mít každé bitové pole pro operaci doplněné o [[bit]], který určuje zda následující operace bude vykonána až v dalším hodinovém taktu. Tuto vlastnost mají například procesory rodiny TMS320C6.http://www.cs.cmu.edu/afs/cs/academic/class/15745-s05/www/c6xref/tms320c6000.pdf [18] => [19] => Procesory architektury VLIW se často uplatňují v úlohách zpracování signálů ([[Digitální signálový procesor|digitální signálové procesory]], DSP) nebo jako [[GPU|grafické procesory]] (GPU). [20] => [21] => == Kompilace programového kódu == [22] => Výpočetní výkon procesorů architektury VLIW je velmi závislý na [[Optimalizace (informatika)|optimalizaci]] programového kódu. Velmi záleží na tom, jak dobře dokáže [[překladač]] poskládat jednotlivé operace do instrukčního paketu. Překladač (kompilátor) sice může některá pole obsadit prázdnou instrukcí (NOP), což se ale projeví ve sníženém využití plného výpočetního potenciálu. Překladač dále musí zaručit posloupnost instrukcí, dodržet počet taktů pro vykonání jednotlivých operací, přiřadit správnou výpočetní jednotku a zamezit kolizím mezi operacemi. Samotný proces překladu [[Počítačový program|programu]] může tedy ovlivnit i komerční úspěšnost daného procesoru. [23] => [24] => == Zpětná kompatibilita == [25] => Neustálý vývoj výrobních technologií a vnitřních struktur procesorů způsobuje změny v časování některých instrukcí, změny ve výpočetních jednotkách i v počtu univerzálních registrů. U architektury VLIW pak v takovém případě program zkompilovaný pro předchozí typ procesoru není možné ve většině případů spustit na novějším typu procesoru.{{Doplňte zdroj}} Příkladem mohou být grafické akcelerátory firmy [[Advanced Micro Devices|AMD]] s architekturou VLIW5 a jejich novější čipy s architekturou VLIW4. Softwarová kompatibilita je zde řešena příslušným ovladačem pro daný typ grafické karty. Tento problém se ale nemusí příliš týkat [[Vestavěný systém|vestavěných systémů (embedded system)]], které mají většinou stejný program po celou dobu své životnosti. [26] => [27] => == Reference == [28] => [29] => [30] => == Související články == [31] => * [[RISC]] [32] => * [[CISC]] [33] => * [[Digitální signálový procesor]] [34] => * [[IA-64]] - [[Itanium]] [35] => [36] => == Externí odkazy == [37] => * http://www.root.cz/clanky/architektura-vliw-aneb-pokus-o-prekonani-problemu-architektur-cisc-a-risc/ [38] => * http://www.anandtech.com/show/4061/amds-radeon-hd-6970-radeon-hd-6950/4 [39] => {{Autoritní data}} [40] => [41] => [[Kategorie:Architektura procesoru]] [] => )
good wiki

VLIW

VLIW je procesorová architektura, která umožňuje instrukční paralelismus (vykonávání několik nezávislých instrukcí souběžně) aniž by CPU musela vyhodnocovat časovou návaznost jednotlivých operací a možné kolize. Paralelismu je dosaženo sloučením vzájemně nezávislých operací v jeden celek (instrukční paket).

More about us

About

Expert Team

Vivamus eget neque lacus. Pellentesque egauris ex.

Award winning agency

Lorem ipsum, dolor sit amet consectetur elitorceat .

10 Year Exp.

Pellen tesque eget, mauris lorem iupsum neque lacus.

You might be interested in

,'překladač','RISC','CISC','Digitální signálový procesor','GPU','Itanium','Mikroprocesor','IA-64','Vestavěný systém','Pipelining','Architektura load/store','Počítačový program'

CISC

CISC (Complex Instruction Set Computer) je počítačová architektura s komplexním instrukčním souborem.

GPU

IA-64

Itanium

Mikroprocesor

Mikroprocesor je integrovaný obvod, který slouží k provádění výpočtů a řízení elektronických zařízení.

Pipelining

Překladač

Překladač je zařízení nebo software, který slouží k překladu textů z jednoho jazyka do druhého.

RISC